基於Xilinx PYNQ-Z2 Verilog任意模值帶置位可逆加減計數器（六位數碼管顯示）

時間 2021-01-03

標籤 FPGA Verilog 計數器數碼管 vivado 简体版

原文原文鏈接

本系統爲有置數端的任意模長可調加減計數器，由分頻電路模塊、加減可切換計數器模塊、按鍵消抖模塊、譯碼顯示電路模塊和校時電路模塊五大部分構成，其主要功能是計數，通過 1s 計數時鐘也可用作簡易定時器、秒錶等。該計數器還通過顯示譯碼電路將計數器的狀態、模值以及計數器數值直觀的在 6 位 7 段共陰極數碼管上顯示出來，左邊兩位顯示計數器數值，中間兩位「Ad」表示當前爲加法器狀態，「FE」表示當

>>阅读原文<<

相關標籤/搜索

每日一句

每一个你不满意的现在，都有一个你没有努力的曾经。