FIR的Verilog實現

時間 2021-01-03

標籤 FPGA Verilog FIR 定點浮點简体版

原文原文鏈接

FIR的Verilog實現 matlab分析及結果處理：https://github.com/Grootzz/MATLAB-FIR Verilog實現：https://github.com/Grootzz/Verilog-FIR 設計總結 FIR簡介用Verilog實現FIR需要注意的問題？ 2.1 浮點數和定點數之間的轉換 2.2 利用FilterDesigner設計FIR 2.3 Matla

>>阅读原文<<