Verilog代碼設計入門-輸入信號IN進行上跳沿捕獲的電路

Verilog代碼設計入門-輸入信號IN進行上跳沿捕獲的電路 軟件：Quartus9.1 代碼如下： ———————————————————————————————— // module top, 邊沿捕獲器代碼， module top( CLK , // input clock IN , // input OUT ); // output input CLK; input IN; output

>>阅读原文<<