學習FPGA時序約束筆記

靜態時序分析————時序路徑約束（） 1、時序路徑與關鍵路徑 常見的同步電路   中間是我們設計的模塊，對於同步電路，爲了使電路能夠正常工作，即電路在我們規定的工作頻率和工作環境中能夠正確的工作 ，我們需要對設計中的所有時序路徑進行約束。     那麼時序路徑是什麼呢？     （1）時序路徑是一個點到點的數據通路，數據沿着時序路徑進行傳遞。每條時序路徑都有一個起點(start point)和終點

>>阅读原文<<