關於FPGA時序約束的學習筆記-時序模型的分析

最近一直在學習FPGA時序約束的內容，看了很多的教程。所以想用這篇去整理一下思路。好讓自己能夠堅持下去。 學習時序分析都離不開一個節點對節點的模型，如下圖； 這個模型是FPGA時序分析的基礎模型，描述數據在兩個寄存器間傳輸的一般模式，想要真正的理解這個模型還需要知道以下幾個概念： 啓動沿：數據被launch的時鐘邊沿，在每一個時鐘邊沿後產生一個新的數據。 鎖存沿：數據被latch的時鐘邊沿，也就是

>>阅读原文<<