Verilog HDL**兩位數碼管計數器，關於reg位數的問題

頂層原理圖 ///////////////////////////////////////////////////////////////////////////////////////////////////////////////////// count.v module count( input sys_clk, input sys_rst_n, output re

>>阅读原文<<