74161-可預置任意進制計數器（基於QuartusII實現）

一、 使用74161設計一個可預置的任意進制計數器，使用QuartusII 完成建立工程、編輯電路圖、編譯，編輯波形文件仿真，記錄波形並說明仿真結果，最後在FPGA上進行硬件測試。web 原理：如圖所示。預置數爲0000，當計數輸出端計數到1010時，置數端有效。在CLK下一個上升沿到來時，輸出狀態轉爲預置數狀態0000，置數端無效，因此計數器繼續正常計數，直至再次計數到1010。如此循環，便可實

>>阅读原文<<