verilog描述一個一百進制計數器（兩位數碼管顯示）

FPGA能夠實現多種多樣的時序電路，用Verilog語言能夠描述任意進制的計數器。本文描述了一個一百進制的計數器，由兩個十進制計數器級聯而成。每一個十進制計數器能夠送顯至一位數碼管。函數 先例化一個十進制計數器： module counter10(rst_n,clkin,t,up_down,D,c); input rst_n,clkin,t,up_down; output [3:0]D;//輸

>>阅读原文<<