verilog中的timescale用法

timescale是Verilog HDL 中的一種時間尺度預編譯指令，它用來定義模塊的仿真 時的時間單位和時間精度。格式以下：繼承 `timescale 仿真時間單位/時間精度編譯器 注意：用於說明仿真時間單位和時間精度的 數字只能是一、十、100，不能爲其它的數字。並且，時間精度不能比時間單位還要大。最多兩則同樣大。好比：下面定義都是對的：編譯 `timescale 1ns/1ps程序 `ti

>>阅读原文<<