如何理解D觸發器

D觸發器在FPGA裏用得很多，但我經常無法理解D觸發器爲什麼能對數據延遲一個時鐘週期（打一拍）。下面從信號處理的角度來談一下我的理解。如發現理解有誤，煩請留言指正。 D觸發器形如： `timescale 1ns/1ps module d_flip_flop(     input clk,     input rst_n,     input d,     output reg q   );    

>>阅读原文<<