D觸發器和鎖存器

時序邏輯的一般設計規則是： 在絕大多數設計中避免產生latch(鎖存器)。它會讓您設計的時序完蛋，並且它的隱蔽性很強，非老手不能查出。latch最大的危害在於不能過濾毛刺。這對於下一級電路是極其危險的。所以，只要能用D觸發器的地方，就不用latch。 鍾控D觸發器其實就是D鎖存器，邊沿D觸發器纔是真正的D觸發器，鍾控D觸發器在使能情況下輸出隨輸入變化，邊沿觸發器只有在邊沿跳變的情況下輸出才變化。

>>阅读原文<<