時序分析-由D觸發器結構來理解Tsu、Th

FPGA邏輯單元內的D觸發器（D-FF）是一種在時鐘的上升沿（或下降沿）將輸入信號的變化傳送至輸出的邊沿觸發器。 數字電子技術基礎-閆石（第五版）邊沿D觸發器內部結構見下圖： 而FPGA原理與結構（日）一書中，內部結構較之上圖多了倆反相器： 由傳輸門和倆個反相器組成一個循環電路（鎖存器），再由前後兩級鎖存器按主從結構鏈接而成。這裏的傳輸門起開關作用，隨着CLK的狀態變化切換開關。只看輸出的話，前級

>>阅读原文<<