【FPGA】clocking wizard配置（PLL/MMC內核配置）

 明天準備更vivado的iserdes內核，ISE可能不怎麼更了，由於畢設要開始搞了，準備直接轉vivado，其實都差不多。今天先把ISE的始終管理內核說一下吧。      第一頁，clocking features選項框中的 1.Frequency synthesis選項是允許輸出與輸入時鐘不同頻率的時鐘。 2.Spread Spectrum選項是提供調製時鐘輸出，用來降低電子設備產生的電磁幹

>>阅读原文<<