verilog 不可綜合語句

轉自： http://blog.sina.com.cn/s/blog_530252a20100javs.htmlhtml   （1）全部綜合工具都支持的結構：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，b

>>阅读原文<<