一位全加器

一位全加器 一、實驗原理與目的 實驗目的:使用vhdl設計出來一個一位全加器。 實驗原理:本實驗的原理是利用兩個一位的半加器來組成一個一位的全加器。在程序設計中,利用組件化的思想來調用兩個功能比較簡單的半加器來實現功能稍加複雜的全加器。而一位半加器的設計思想就是利用真值表來進行設計即可。 二、實驗代碼 **代碼分析:**實驗代碼由三部分組成,第一部分是使用真值表來描述一個半加器,有兩個輸入端a,b
相關文章
相關標籤/搜索