FPGA-基本知識 設計一個一位（四位）半加器和一位（四位）全加器

使用ISE設計一個加法器（半加器）： dina （輸入）dinb（輸出） co（進位輸出）sum（和輸出） 代碼如下： module adder_one(dina,dinb,sum,co ); input dina; input dinb; output sum; output co; assign {co,sum}= dina + dinb ; endmodule 查看技

>>阅读原文<<