logisim實驗——通過2個半加器實現1-bit全加器，通過4個一位全加器構成4-bit加法器（詳解）

一、由異或門和與門所構成的半加器： 二、由兩個半加器構成的1-bit全加器： 注意：下圖中所使用的四個1-bit全加器（也就是正方形區域）都是經過了封裝的，所以外觀與上圖中的1-bit全加器有所區別！ 三、由四個全加器構成的4-bit加法器： 溢出的判斷方法: 當最高位的進位輸入與最高位的進位輸出不相等時，則出現了溢出！ 可以通過將兩個值連接到異或門上，查看輸出的結果來判斷是否出現了溢出。 如果異

>>阅读原文<<