Verilog奇偶分頻電路的總結

一、偶數分頻 偶數倍分頻相對簡單，能夠經過計數器對預分頻的脈衝沿計數實現，若是要進行N倍（N爲整數）偶數分頻，可由預分頻的時鐘觸發計數器計數，當計數器從0計數到N/2—1時，輸出時鐘進行翻轉，並給計數器一個復位信號，使得下一個時鐘從零開始計數，以此循環下去。分頻的主體程序以下：web module freq_div_even(input clk_in, input reset, output re

>>阅读原文<<