FPGA之PLL鎖相環的使用和仿真

PLL：Phase Locked Loop（鎖相環） PLL是一種反饋控制電路，其特色是利用外部輸入的參考信號控制環路內部震盪信號的頻率和相位。 N:前置分頻計數器， PFD：相位頻率檢測器 Charge Pump：電荷泵 Loop Filter：環路濾波器 VCO：壓控振盪器 M：反饋乘法器 K,V：後置分頻器web Quartus II軟件提供了鎖相環PLL的IP核，對時鐘網絡進行系統級的時鐘

>>阅读原文<<