咱們先來看一下電路邏輯圖, 從中提取核心信息:異步
① 將QD、QC、QB、QA接成0010是爲了配合LOAD引腳使用, 以將74160的狀態置爲0010.設計
②計數器的最大狀態爲1001, 當74160到達1001時, 經過7400N與非門將LOAD引腳置爲0, 當下一個CLK上升沿到來時, 74160的狀態即被置爲0010; 當電路的狀態到達0010時, LOAD引腳恢復高電平, 以後若干個CLK上升沿 74160正常計數.blog
③當QD、QC、QB、QA到達1001時, 計數器產生進位信號, 即RCO=1: 這正好與74160自己的性質一致, 因此可直接將74160的RCO引腳做爲計數器輸出引腳.同步
可能產生的疑問:博客
①ENT和ENP引腳是否是有些多餘? class
答: 很少餘. ENT和ENP引腳有一個爲低電平時, 74160即處於保持狀態——後續要更新的博客"ENT引腳設計法解析"就是用這兩個引腳的巧妙配合, 實現同步100進制加法計數器的功能.效率
②QD、QC、QB、QA被置爲0010先後, 74160是如何工做的?循環
答: (QD, QC, QB, QA) = (1,0,0,0) -> 系統CLK上升沿到來 -> (QD, QC, QB, QA) = (1,0,0,1) -> LOAD 由 1->0 -> 系統CLK上升沿到來 -> (QD, QC, QB, QA) = (D, C, B, A) = (0,0,1,0) -> LOAD 由 0->1 -> 系統CLK上升沿到來 -> (QD, QC, QB, QA) = (0,0,1,1) -> ...... -> (QD, QC, QB, QA) = (1,0,0,0). 74160按照上述描述循環變化. 補充說明一下, 當 (QD, QC, QB, QA) = (1,0,0,1)時, RCO =1, 其他狀態下RCO=0.方法
③用觸發器和邏輯門設計同步N進制計數器時就對進位的設置有疑惑, 爲何是電路狀態到達1001時 RCO=1, 而不是電路狀態到達0000時 RCO=1?im
答: 這個問題也一直困惑着我, 但從74160的使用中我得出了可靠的結論. 咱們來分析一下進位引腳RCO的變化狀況: 電路狀態到達1000(RCO=0) -> 系統CLK上升沿到來 -> 電路狀態到達1001(RCO=1) -> 系統CLK上升沿到來 -> 電路狀態到達0000(RCO=0), 根據上述過程, 若將RCO引腳引出, 加到非門的輸入, 再將非門的輸出接到高位74160的CLK引腳, 那麼過程將是這樣的: 電路狀態到達1000(RCO=1) -> 系統CLK上升沿到來 -> 電路狀態到達1001(RCO=0) -> 系統CLK上升沿到來 -> 電路狀態到達0000(RCO=1). 從這裏能夠看出, 如今的進位邏輯符合咱們的認知了.
④只要是用74160以同步置數法設計N進制計數器, 均可以直接將RCO引腳拉出來做爲進位輸出引腳嗎?
答: 不能夠. 只有當咱們設計的電路的最後一個狀態爲1001時, 才能夠這樣作: 不然, 就要從新設計輸出引腳. 好比電路的狀態從0011依次遞增到1000, 那麼進位輸出引腳應該在電路到達1000時變爲高電平——因此能夠將QD引腳直接引出, 做爲進位輸出引腳便可.
⑤爲何上面電路中將QD和QA引腳接到7400N與非門的兩輸入端, 輸出端就能夠直接接到LOAD引腳, 而不是須要將QD、QC、QB、QA按照1001的狀態, 使LOAD=QD·QC'·QB'·QA呢?
答: 如此考慮說明你是一個嚴謹的人, 但這並非最簡單的解法, 即要浪費一個或多個邏輯門. 咱們來看一下74160的狀態變化過程: 0000 -> 0001 -> 0010 -> 0011 -> 0100 -> 0101 -> 0110 -> 0111 -> 1000 -> 1001 -> 0000. 顯然, 只有狀態爲1001時, QD和QA才同時爲高電平. 因此能夠按照上面電路圖中的接法來接線. 但對於74163(十六進制加法計數器)就要多考慮一些狀況: 好比用同步置數法, 當電路狀態到達1101時(好比電路狀態從0100開始), LOAD引腳置爲0. 那麼這裏就不能只將QC和QA引出, 接到與非門的兩輸入端, 輸出端接到LOAD引腳了: 而是應該將QD、QC和QA引出, 接到與非門的三輸入端, 輸出端接到LOAD引腳. 這裏需讀者自行體會, 且須要根據實際狀況來作出相應的設計.
⑥以74160爲核心部件, 再輔以合適的邏輯門, 能夠構成具備何種功能的電路呢?
答: 能夠用三片74160和合適的邏輯門接成N(101≤N≤1000)進制加法計數器, 或者用其它方法接成相應功能的電路. 若能靈活使用74160, 那麼在設計時序邏輯電路時的效率會大大提高.
⑦爲何我把同步置數法放在74160應用介紹部分的第一篇, 是否是有必定的用意呢?
答: 是的. 我最喜歡以同步置數法設計電路, 由於在設計電子錶時, 我發現用同步置數法獲得的數字顯示是最穩定的, 也是最貼合實際要求的. 若用異步清零法來設計電路, 那麼在高低位數字進位的一瞬間, 顯示的數字在一小段時間內會經歷兩次變化, 即會使使用者感到眼花繚亂. 既然同步置數法和異步清零法均可以實現某種功能, 那麼爲什麼不用顯示最爲穩定的那種方法(同步置數法)呢. 固然, 還有ENT引腳設計法沒有給你們介紹. ENT引腳設計法大多用於級聯74160以構成更高進制的計數器電路, 因此能夠說, 要想掌握ENT引腳設計法, 就必須先將單片74160的設計方法弄懂; 不然是行不通的.
⑧爲何我將設計的電路稱爲"同步八進制計數器", 而不是"同步八進制加法計數器"呢?
答: 若產生該疑惑, 則說明對於用觸發器和邏輯門來設計同步時序邏輯電路這一部分還沒有徹底掌握, 需回過頭去複習這一部分的內容. 因爲電路的初始狀態爲0010, 即第一個狀態不是0, 不符合平常加法計數的狀態規律(不是從0000開始), 因此稱之爲"同步八進制計數器".
⑨何時用N進制計數器, 何時用N進制加法計數器呢?
答: 這個問題問得好. 若是咱們須要將狀態顯示出來, 或電路的計算須要用到從零開始計數的狀態, 那麼就必須用N進制加法計數器. 若是隻是記錄某個動做的發生次數, 當次數到達必定數量時產生輸出信號, 那麼用N進制計數器便可.