74160異步清零法解析(以接成三進制加法計數器爲例)

我們先來看一下電路圖, 從中提取核心信息: ①QB、QA通過一級與門後再通過一級非門接到CLR引腳.         3進制加法計數器共有3個有效狀態0000、0001和0010, 而電路狀態到達0011時, CLR引腳立即變爲低電平, 電路狀態清零, 即變爲0000, 而後CLR引腳又恢復高電平, 計數器繼續計數. 0011其實是一個過渡狀態, 不算在有效狀態之類. 故接成的電路實現了3進制加法
相關文章
相關標籤/搜索