同步置數、同步清零的計數器

本文實現的同步置數、同步清零的計數器，同樣是基於王先生的書籍上的源代碼實現。 下面是計數器的源代碼（暫時以圖片的形式發出來）： 這個源代碼被我修改了一部分，省去了原來的else語句，直接在load低電平時對輸出out賦值，可以得到相同的結果，簡化了程序。接下來時測試程序（同樣以圖片的形式上傳）：   這是書籍中沒有的測試文件，爲了學習verilog，必須學會驗證文件的編寫，其實也就是激勵源的產生。

>>阅读原文<<