【FPGA】賽靈思FIFO內核的配置

    想的是儘量每天更新一篇，前期先把常用內核配置簡單總結一下。內核之後想再總結一下時許約束這部分。可能計劃趕不上變化，今天先把FIFO說一下吧。關於FIFO常用的內核有幾個細節， 1.關於DRAM和BRAM的區別在上篇轉的文章裏說過了， 2.還有一個就是關於異步FIFO需滿和需空的問題： 參考http://xilinx.eetop.cn/viewthread-613258裏提到的問題，感覺下面

>>阅读原文<<