verilog邏輯複製

verilog邏輯複製    在FPGA設計中經常使用到邏輯複製,邏輯複製也用在很多場合。 1.    信號驅動級數非常大,扇出很大,需要增加驅動力   邏輯複製最常使用的場合時調整信號的扇出。如果某個信號需要驅動後級很多單元,此時該信號的扇出非常大,那麼爲了增加這個信號的驅動能力,一種辦法就是插入多級Buffer,但是這樣雖然能增加驅動能力,但是也增加了這個信號的路徑延時。   爲了避免這種情況
相關文章
相關標籤/搜索