verilog中if與case語句不完整產生鎖存器的問題

一、鎖存器        鎖存器是一種在組合電路系統中，對輸入信號電平敏感的單元，用來存儲信息。一個鎖存器可以存儲1bit的信息，通常，鎖存器會多個一起出現，如4位鎖存器，8位鎖存器。         鎖存器在數據未鎖存時，輸出端的信號隨輸入信號變化，就像信號通過一個緩衝器，一旦鎖存信號有效，則數據被鎖存，輸入信號不起作用。因此，鎖存器也被稱爲透明鎖存器，指的是不鎖存時輸出對於輸入是透明的。 二、

>>阅读原文<<