verilog case，if語句情況不全包含會生成鎖存器

verilog case，if語句情況不全包含會生成鎖存器 數字電路中應避免產生不必要的鎖存器 Latch 鎖存器（Latch）是數字邏輯電路中很重要的一種基本電路，常見的鎖存器包括三個端口：數據輸入口、數據輸出口、使能端。當使能端爲高電平時，輸入口的數據直接送到輸出口，此時輸入輸出口可以看成是直接連通的；當使能端爲低電平時，輸出口的數據保持之前的數據不變，無論輸入口的數據怎麼變化，輸出都保持不變

>>阅读原文<<