基於FPGA的信號發生器的設計

基於FPGA的信號發生器的設計 首先先要介紹的是本設計的主芯片是ALTERA的一款芯片，芯片名稱是EP2C5T144C8N。該芯片的LE單元有4608個，PLL鎖相環具有2個，IO口管腳具有142個，差分通道55個，嵌入式乘法器26個，RAM的存儲容量大小是119808bits.該FPGA芯片的功耗也比較低。對於信號發生器的設計，不論芯片的類型，只要所設計的邏輯單元夠用即可，還有就是內存要夠。好了

>>阅读原文<<