6、基於Verilog的信號發生器DDS的設計

一、前言 採用 Verilog 設計了一個簡單的信號發生器，可輸出正弦波、方波、三角波、鋸齒波這 4 種頻率、相位和幅值可調的波形。設計 二、具體功能 module dds( input wire clk, input wire rst_n, input wire [19:0] freq, input wire [1:0] wave_sel, i

>>阅读原文<<