FPGA筆試7

1.競爭與冒險： 緣由：不一樣的輸入到達時間不一樣 消除的辦法： 一、輸出信號使用寄存器消除毛刺web 二、.採用格雷碼消除毛刺異步 三、卡諾圖消除毛刺（添加冗餘邏輯）svg 2.亞穩態： 出現亞穩態的場景： 1，時序不知足要求（創建時間和保持時間） 2，異步接口 3，不一樣時鐘域的信號 亞穩態的解決辦法： 1，單比特信號解決辦法：引入同步機制，即用兩個D觸發器，打兩拍 2，多比特信號： 方式1，

>>阅读原文<<