FPGA筆試題1

是否產生latch（鎖存器）？ 答：只要數據能夠保持，就會存在鎖存器，所以答案是第1，2，3，5是產生鎖存器 答：這道題考的是寄存器和鎖存器的區別 寄存器也叫D觸發器，邊沿觸發，只在時鐘上升沿時刻進行賦值，即只在時鐘上升沿時，Q=D， 鎖存器是電平觸發，只在時鐘高電平時，Q=D，否則Q保持不變 答：分爲兩種情況： 1，如果是1bit的數據，可進行打兩拍，即時鐘輸入兩個相連的D觸發器後的輸出信號是可

>>阅读原文<<