邏輯設計方法學【6】 --多時鐘設計技術

在進行一個含多個時鐘的設計時，在仿真和綜合過程中需要遵循一定的準則，這樣會帶來很大的好處。通用的準則如下： 時鐘命名規則 分模塊設計 1 時鐘命名法 Xilinx的開發工具Vivado有「project mode」和「non-project mode」，在「non-project mode」中，我們經常使用腳本進行開發。同樣在仿真的時候，也會編寫Tcl腳本。在寫腳本的過程中，就會經常使用通配符，如

>>阅读原文<<