邏輯設計方法學【1】 -- 經常使用設計技術

使用HDL代碼進行設計的時候，須要注意所選取的綜合工具是哪種，不管是FPGA開發套件自帶的綜合工具（synthesis tools）仍是第三方的綜合工具，它們對同一段HDL語言綜合結果都有可能不一樣，綜合工具備可能違背設計者的最初設計想法，優化掉某些設計。因此在實際設計過程當中，須要對所使用的綜合工具備比較清楚的瞭解。可是在實際使用綜合工具的時候，設計者是很難清楚地知道綜合工具是怎樣對HDL語句進

>>阅读原文<<