邏輯設計中多時鐘設計【1】

簡介 在實際的邏輯設計中，單個的時鐘域內的設計是很容易滿足時序要求的。然而，在實際的工程中基本沒有實用的設計是隻依靠單時鐘就能實現的。所以需要考慮在多時鐘領域內如何處理信號，以保證可以得到穩定的設計。多時鐘域的信號處理，屬於邏輯開發中比較基礎的問題。 多時鐘域 一般對於如下兩種情況，我們都認爲屬於跨時鐘域： 時鐘頻率不同 時鐘頻率相同，相位不同 在多時鐘域設計中，經常會帶來如下常見的兩個問題： 違

>>阅读原文<<