邏輯設計中多時鐘設計【2】

簡介 在上個系列中，主要分析了單bit時鐘信號是如何在多個時鐘域中進行同步的。概括起來只有兩點：一是通過同步器，二是將控制信號與數據信號合併成一組（數據+控制）總線，經過FIFO或RAM實現跨時鐘域設計。那麼在這節中，重點來分析跨時鐘域這個概念。通過這節的分析，可以知道那些類型的時鐘，在實際的處理過程中是需要同步器的，而哪些不需要經過同步器。一般來說，都可以使用同步器來進行處理，在使用同步器之前，

>>阅读原文<<