DC邏輯綜合-概述

邏輯綜合-概述     邏輯綜合         Synopsys Design Compiler 綜合工具             verilog code --> 可生產門級電路             電路邏輯優化                 面積，功耗......             時序分析及優化             DFT(Design For Test)         

>>阅读原文<<