邏輯綜合工具DC及操作流程

1、邏輯綜合（Logic Synthesis） 將寄存器傳輸級（RTL，Register Transfer Level）的hdl代碼轉換爲與工藝相關的門級網表（Gate Level Netlist）的過程   DC中的八種設計實體 設計（Design）：一種能完成一定邏輯功能的電路。設計中可以包含下一層子設計 單元（Cell）：設計中包含的子設計的實例 參考（Reference）：單元的參考對象，

>>阅读原文<<