ASIC綜合概述

1.綜合過程 綜合（Synthesis）=轉換(translation)+映射(mapping)+優化(optimization) 轉換：將RTL電路轉換爲與工藝無關的通用門級網表GTECH，例如布爾邏輯，與或非門； 映射：將轉換後的門電路映射到特定工藝庫上，例如TSMC48nm工藝； 優化：添加時序、面積、功耗等方面約束，生成理想中的電路。 2.綜合的不同層次 （1）邏輯級 設計實體以布爾邏輯（

>>阅读原文<<