verilog - JavaShuo

verilog

verilog

verilog

全部

【連載】【FPGA黑金開發板】Verilog HDL那些事兒--低級建模的資源（六）

2020-07-26 連載 verilog hdl 那些事兒低級建模資源

verilog入門經驗（三）取某個信號的上升沿或降低沿信號

2020-07-26 verilog 入門經驗某個信號上升降低

verilog語言的ps2鍵盤驅動設計

2020-07-26 verilog 語言 ps2 鍵盤驅動設計

verilog數組定義及其初始化

2020-07-27 verilog 數組定義及其初始化

[Verilog] 實現數字鐘（自動計時+手動校準+倒計時+設置鬧鐘）附完整源代碼

2020-08-02 verilog 實現數字鐘自動計時手動校準倒計時設置鬧鐘完整源代碼

經常使用器件的Verilog表示

2020-08-05 經常使用器件 verilog 表示

Verilog 帶有parameter的模塊端口調用

2020-08-07 verilog 帶有 parameter 模塊端口調用

verilog奇數分頻器的問題講解（7分頻爲例）

2020-08-08 verilog 奇數分頻問題講解 7分爲例

verilog時鐘分頻設計

2020-08-08 verilog 時鐘分頻設計

Verilog 中的 ^ 的用法

2020-08-08 verilog 用法

« 39 40 41 42 43 44 45 46 47 »

每日一句

每一个你不满意的现在，都有一个你没有努力的曾经。