JavaShuo
欄目
標籤
verilog
verilog
全部
RTL代碼降低功耗的技巧
2020-12-31
verilog
uart——我的第一個獨立完成的fpga程序
2020-12-31
uart
verilog
fpga
串口
主板
基於FPGA的QSPI PSRAM控制器設計思路（上）
2020-12-31
QSPI PSRAM
sdram
ddr
lpddr
fpga
verilog
基於FPGA的VGA控制器設計與驗證
2020-12-31
FPGA
verilog
VGA
設計
基於FPGA的電子日曆設計
2020-12-31
FPGA
verilog
fpga
基於FPGA的數字跑表設計
2020-12-31
基於FPGA的基礎程序設計
FPGA
數字跑表
Verilog
軟件設計
如何用verilog HDL來設計3線-8線譯碼器
2020-12-31
verilog
譯碼器
二進制碼、格雷碼與獨熱碼
2020-12-31
Verilog
source insight對於verilog的一些小技巧
2020-12-31
verilog
source insight
Verilog HDL——層次建模的概念
2020-12-31
verilog
«
25
26
27
28
29
30
31
32
33
»
每日一句
每一个你不满意的现在，都有一个你没有努力的曾经。
