基於FPGA的電子日曆設計

時間 2020-12-31

標籤 FPGA verilog fpga 简体版

原文原文鏈接

本設計是本學期的課程設計，也沒有正式上過課，全憑自學摸索完成本課程設計，在摸索的過程中也看了csdn上衆多博客，給予了本人很大的幫助，本人做完也前來分享。若有不對錯誤之處也請大家多多理解指正。本設計可以實現正常計數（區分大小月和閏年），備忘提醒，按鍵調整，按鍵消抖，星期幾顯示等功能。代碼分爲頂層模塊，分頻模塊，計數模塊，備忘模塊，譯碼顯示模塊，按鍵消抖模塊，8位二進制轉BCD碼模塊。也希望此文也能

>>阅读原文<<

相關標籤/搜索

每日一句

每一个你不满意的现在，都有一个你没有努力的曾经。