FPGA入門實驗四：時間基準電路 和 帶使能的多週期計數器

題目要求： 1.根據參考代碼，將計數器範圍改爲0~15，verilog 代碼如下： module CNT_EN(  input wire CLK,  input wire EN,  output reg [4-1:0] OUT,  output reg OV ); [email protected] (posedge CLK) begin if(EN==1&&OUT<15) OUT<=OUT+1'

>>阅读原文<<