X家FPGA開發流程（至簡）

開發工具： Vivado2018.3 Verilog ZYNQ7z020 這是我做的完整流程，涉及到初級開發的功能； 1.新建工程：（RTL Project）芯片選型； 2.編寫程序：源文件，仿真文件，約束文件(.xdc文件)； 3.時序仿真； 4.約束：IO配置有模板(.xdc文件)； 5.綜合(synthesis)； 6.實現生成二進制文件（bitstream），下載驗證。 創建工程部分就不具

>>阅读原文<<