Vivado HLS 開發流程簡介（高級綜合）（FPGA）

      在傳統的FPGA設計流程中，一般是自頂向下的模塊化設計，這些模塊包括用戶自己編寫的RTL或者是供應商提供的IP核。而在Xilinx新推出的高生產力設計流程中是以IP爲核心的，把所有的模塊都看做是IP，封裝爲IP，最主要的是IP的設計是基於C語言的，最後通過HLS將C語言代碼轉化爲RTL，這能極大的加快設計進程。從這段時間的學習來看，HLS綜合出來的電路比我自己寫的RTL更省資源，在

>>阅读原文<<