基於Lattice_CPLD/FPGA Diamond 開發流程

     本文主要介紹了Lattice CPLD/FPGA集成開發環境的使用方法，並經過點亮開發板（Mach XO2 Breakout Board）上位號爲D2的LED這一實例來演示其開發流程。

1.開發工具

　　Lattice CPLD/FPGA採用Diamond Design Environment，其初始化界面以下圖所示，

2.新建工程

（1）在菜單欄中選擇「File--New--Project」,彈出一個新建工程嚮導選項卡，單擊「Next」。

（2）在彈出的對話框中填入相應的信息，並單擊「Next」。

Project Name：LED_D2

Location: C:/Users/chensimin/Desktop/LED_D2

Implementation Name: LED_D2

（3）選擇相應的設備，本開發板中搭載的是MachXO2 LCMXO2-7000HE，設備選着完成後，單擊「Next」。

 

（4）選擇邏輯綜合工具。本文選擇Synplify Pro（Diamond開發環境已集成）綜合工具，而後單擊「Next」。

 

3.運用Verilog建模，實現功能

（1）新建工程文件列表以下圖所示，其中只包含有「.lpf」文件，其做用是實現引腳分配功能。

 

（2）新建，並編輯Verilog文件。單擊菜單欄中的「File--New--File」，彈出新建文件選項卡，並完成相應的信息。

　　Source Files: Verilog Files

　　Name: LED_D2

　　LocationL: C:/Users/chensimin/Desktop/LED_D2

 

    在文本編輯器中，編輯LED_D2.V文件。

（3）邏輯綜合，選擇「Process view」，雙擊「Synthesize Design」，和「Translate Design」當邏輯綜合完成後，會在相應的選項中出現綠色的鉤。

 

（4）引腳分配，單擊菜單欄中的「Tools --spreadsheet View」,出現以下選項卡。

 

    結合實際電路圖，LED2與第99號管腳相連，則只須要在輸出信號LED_OUT Pin一欄中填入99便可，同時「LED_D2.lpf」文件中，自動更新了引腳分配信息。

（5）生成燒寫文件，依次雙擊「Map Design」，「Place&Route Design」，「Export Files」完成佈線與JEDEC文件的輸出。

 4.下載程序

　　選擇菜單欄中的「Tool--Programmer」,彈出以下圖所示選項卡，並選擇下載方式

　　Cable：HW-USBN-2B(FTDI)

　　Port: FTUSB-0

　　單擊「OK」。

　　單擊Program按鈕，等待程序下載完成。

 

5.演示效果展現