FPGA&ASIC基本開發流程

時間 2019-11-07

標籤 fpga&asic fpga asic 基本開發流程简体版

原文原文鏈接

FPGA&數字IC筆面試常考系列

題目：簡述ASIC設計流程，並列舉出各部分用到的工具。

ASIC開發基本流程

芯片架構，考慮芯片定義、工藝、封裝html

RTL設計，使用Verilog、System Verilog、VHDL進行描述面試

功能仿真，理想狀況下的仿真微信

驗證，UVM驗證方法學、FPGA原型驗證架構

綜合，邏輯綜合，將描述的RTL代碼映射到基本邏輯單元門、觸發器上less

DFT技術，插入掃描鏈工具

等價性檢查，使用形式驗證技術佈局

STA，靜態時序分析設計

佈局規劃，保證沒有太多的內部交互，避免佈線上的擁堵和困擾3d

時鐘樹綜合，均勻地分配時鐘，減小設計中不一樣部分間的時鐘偏移htm

DRC，設計規則檢查

LVS，佈線圖和原理圖進行比較

生成GDSII

這整個流程稱爲RTL2GDSII，利用GDSII來生產芯片的過程稱做流片（Tapeout），以上是一個Fabless公司的簡易設計流程，最後將GDSII送至Foundry生產芯片。

題目：簡述FPGA的開發流程。

FPGA開發基本流程

系統規劃，系統功能，功能模塊劃分

RTL設計，使用Verilog、System Verilog、VHDL進行描述

功能仿真，理想狀況下的仿真

綜合、編譯、佈局佈線，FPGA廠商自帶工具完成

時序仿真，時序分析約束

板級驗證

轉載請註明出處：NingHeChuan（寧河川）

我的微信訂閱號：開源FPGA

若是你想及時收到我的撰寫的博文推送，能夠掃描左邊二維碼（或者長按識別二維碼）關注我的微信訂閱號

知乎ID：NingHeChuan

微博ID：NingHeChuan

原文地址：http://www.javashuo.com/article/p-dzeywdlu-dy.html

相關標籤/搜索

每日一句

每一个你不满意的现在，都有一个你没有努力的曾经。