【教程】數電基礎與Verilog設計（二）

本文爲明德揚原創及錄用文章，轉載請註明出處！ 作者：軒工 四、時序邏輯電路 4.1 概述 4.2 D型鎖存器 4.2.1 工作原理 4.2.2 行爲建模 4.2.3 避免鎖存器 4.3 D型觸發器 4.3.1 工作原理 4.3.2 復位/置位D型觸器 4.3.3 行爲建模 4.4 寄存器 4.4.1 工作原理 4.4.2 行爲建模 4.5 移位寄存器 4.5.1 工作原理 4.5.2 行爲建模 4

>>阅读原文<<