FPGA與Verilog基礎概念

FPGA設計爲三方面 邏輯設計前端–與工藝無關 電路實現–工藝有關 後端驗證–工藝有關 形成獨立而又相關的三個部分 驗證分兩種 邏輯驗證（簡單） 反邏輯的驗證（抽象） 製造有工藝差別，先進工藝貴，但做fpga不是很複雜 專家設計的常用邏輯電路設計 成宏單元或IP核 放在庫裏供設計者引用 引用別人的不一定正確，不能直接放在工業上，要自己去驗證 常見硬件語言介紹 hdl 對硬件行爲進行描述，可能芯片還

>>阅读原文<<