數字電子鐘設計製作——數字邏輯課程設計 Verilog HDL CPLD

目的： 1.進一步掌握數字電子技術的理論知識，培養工程設計能力和綜合分析問題、解決問題的能力； 2.基本掌握常用電子電路的一般設計方法，提高電子電路的設計和實驗能力； 3.掌握複雜可編程邏輯器件CPLD的原理及使用方法； 4.掌握Verilog HDL硬件描述語言的一般語法規則，學會設計方針CPLD器件，瞭解CPLD的燒寫過程； 5.熟悉並學會選用電子元器件，爲以後從事科研和生產工作打下一定的基礎

>>阅读原文<<