【第一季】CH05_FPGA設計Verilog基礎（二）Enter a post title

【第一季】CH05_FPGA設計Verilog基礎（二） 5.1狀態機設計 狀態機是許多數字系統的核心部件，是一類重要的時序邏輯電路。通常包括三個部分：一是下一個狀態的邏輯電路，二是存儲狀態機當前狀態的時序邏輯電路，三是輸出組合邏輯電路。通常，狀態機的狀態數量有限，稱爲有限狀態機（FSM）。由於狀態機所有觸發器的時鐘由同一脈衝邊沿觸發，故也稱之爲同步狀態機。 根據狀態機的輸出信號是否與電路的輸入有

>>阅读原文<<