乘法器——verilog

串行乘法器 兩個N位二進制數x、y的乘積利用移位操做來實現。 module multi_CX(clk, x, y, result); input clk; input [7:0] x, y; output [15:0] result; reg [15:0] result; parameter s0 = 0, s1 = 1, s2 = 2; re

>>阅读原文<<